Language
Country/Area
No result found
Boundary Scan Description Language (BSDL) : comment rend-il le processus de test plus efficace ?
Dans le monde de l'électronique moderne, le boundary scan est essentiel pour tester les interconnexions (lignes) sur les circuits imprimés. En 1985, le Joint Test Action Group (JTAG) a développé un ensemble de normes qui ont fait de la technologie boundary scan une avancée majeure dans l'industrie. Dans le cadre de cette technologie, le langage BSDL (Boundary Scan Description Language) est une norme courante depuis 1994, aidant les fabricants d'appareils électroniques à concevoir des processus de test efficaces.
Les architectures Boundary Scan permettent de tester les interconnexions, y compris les clusters logiques et les mémoires, sans sondes de test physiques.
La fonction principale de BSDL est de fournir une description claire de chaque périphérique prenant en charge la norme IEEE 1149.1. Une telle description permet aux ingénieurs de dépanner, de tester et de vérifier plus facilement les conceptions. De cette façon, lorsque des problèmes surviennent pendant le processus de conception, les ingénieurs peuvent rapidement localiser le problème et éviter une perte de temps et de ressources inutile.
Efficacité du mécanisme de test
La technologie Boundary Scan permet au processus de test de contrôler directement les broches d'entrée et de sortie de l'appareil. Cette technologie permet de tester des appareils électroniques dans des configurations de composants denses, ce qui était très difficile par le passé. Grâce à BSDL, les développeurs peuvent définir le comportement de chaque signal numérique et utiliser des vecteurs de test spécifiques pour piloter le signal et vérifier la réponse afin de confirmer l'exactitude de la connexion.
À l’aide de BSDL, les concepteurs peuvent générer des vecteurs de test pour le système, qui à leur tour renforcent l’efficacité du processus d’analyse des limites.
Infrastructure interne de Boundary Scan
Pour fournir une capacité de balayage des limites, les fabricants de circuits intégrés intègrent une logique supplémentaire dans leurs appareils, notamment des cellules de balayage qui se connectent à des broches externes. Ces cellules de numérisation forment un Boundary Scan Shifter (BSR) externe combiné à la prise en charge d'un contrôleur de port d'accès de test JTAG (TAP). Cela permet aux ingénieurs de tester des composants intégrés aussi facilement et efficacement que des puces autonomes sur un circuit imprimé.
De plus, ces conceptions se trouvent généralement dans les bibliothèques Verilog ou VHDL, où la charge de logique supplémentaire est minime, mais le gain en termes d'efficacité des tests est substantiel.
L'importance des tests et du débogage
Pendant le processus de test, les concepteurs envoient des signaux dans le circuit en fonction de différents vecteurs de test et vérifient si la réponse de sortie est conforme aux attentes. Ce processus peut utiliser l’instruction EXTEST pour vérifier l’interconnexion entre les puces et peut également utiliser l’instruction INTEST pour tester la logique interne de la puce.
En combinant le BSDL et la « netlist » de conception, des applications de test peuvent être générées automatiquement, ce qui est particulièrement efficace dans les systèmes de test JTAG commerciaux haut de gamme.
De tels systèmes de test peuvent également bénéficier à des applications non liées aux tests, telles que la programmation de divers types de mémoire flash. Les composants embarqués d'aujourd'hui devenant de plus en plus denses, l'existence de cette technologie constitue sans aucun doute une grande aide pour les concepteurs.
L'avenir du Boundary Scan
Le potentiel du JTAG et du boundary scan continue de croître. À mesure que les exigences en matière de systèmes embarqués augmentent, les capacités de test et de débogage fournies par Boundary Scan deviendront de plus en plus importantes. BSDL peut non seulement améliorer la couverture des tests, mais également accélérer la mise sur le marché des produits et améliorer la compétitivité du marché.
Combien de défis potentiels existe-t-il dans le domaine de la conception électronique qui attendent d'être résolus par la technologie boundary scan ?
