Language
Country/Area
No result found
Boundary Scan Description Language (BSDL): come rende più efficiente il processo di test?
Nel mondo dell'elettronica moderna, la scansione limite è essenziale per testare le interconnessioni (linee) sui circuiti stampati. Nel 1985, il Joint Test Action Group (JTAG) ha sviluppato una serie di standard che hanno reso la tecnologia boundary scan un importante progresso nel settore. Nell'ambito di questa tecnologia, il Boundary Scan Description Language (BSDL) è uno standard comune dal 1994, aiutando le aziende produttrici di dispositivi elettronici a progettare processi di test efficaci.
Le architetture boundary-scan consentono di testare le interconnessioni, inclusi cluster logici e memorie, senza sonde di prova fisiche.
La funzione principale di BSDL è quella di fornire una descrizione chiara di ogni dispositivo che supporta IEEE Std 1149.1. Tale descrizione semplifica per gli ingegneri la risoluzione dei problemi, il test e la verifica dei progetti. In questo modo, quando si verificano problemi durante il processo di progettazione, gli ingegneri possono individuare rapidamente il problema ed evitare inutili sprechi di tempo e risorse.
Efficienza del meccanismo di test
La tecnologia boundary scan consente al processo di test di controllare direttamente i pin di input e output del dispositivo. Questa tecnologia consente di testare i dispositivi elettronici in configurazioni con componenti molto densi, cosa che in passato era molto difficile. Tramite BSDL, gli sviluppatori possono definire il comportamento di ciascun segnale digitale e utilizzare vettori di test specifici per pilotare il segnale e controllare la risposta per confermare la correttezza della connessione.
Utilizzando BSDL, i progettisti possono generare vettori di test per il sistema, che a loro volta rafforzano l'efficacia del processo boundary-scan.
Infrastruttura interna di Boundary Scan
Per garantire la funzionalità boundary-scan, i produttori di circuiti integrati incorporano nei loro dispositivi una logica aggiuntiva, tra cui celle di scansione che si collegano a pin esterni. Queste celle di scansione formano un Boundary Scan Shifter (BSR) esterno combinato con il supporto per un controller JTAG Test Access Port (TAP). Ciò consente agli ingegneri di testare i componenti integrati con la stessa facilità ed efficienza dei chip autonomi su un circuito stampato.
Inoltre, questi progetti si trovano comunemente nelle librerie Verilog o VHDL, dove l'onere della logica aggiuntiva è minimo, ma il vantaggio in termini di maggiore efficienza dei test è sostanziale.
L'importanza del test e del debug
Durante il processo di test, i progettisti inseriscono i segnali nel circuito in base a diversi vettori di prova e verificano se la risposta in uscita è quella prevista. Questo processo può utilizzare l'istruzione EXTEST per verificare l'interconnessione tra i chip e può anche utilizzare l'istruzione INTEST per testare la logica interna del chip.
Combinando il BSDL e la "netlist" del progetto, è possibile generare automaticamente applicazioni di test, il che risulta particolarmente efficace nei sistemi di test JTAG commerciali di fascia alta.
Tali sistemi di test possono rivelarsi utili anche per applicazioni non correlate ai test, come la programmazione di vari tipi di memoria flash. Poiché i componenti di bordo di oggi diventano sempre più densi, l'esistenza di questa tecnologia rappresenta senza dubbio un grande aiuto per i progettisti.
Il futuro del Boundary Scan
Il potenziale di JTAG e boundary scan continua a crescere. Con l'aumento delle richieste sui sistemi embedded, le funzionalità di test e debug fornite dal boundary scan diventeranno sempre più importanti. BSDL può non solo migliorare la copertura dei test, ma anche accelerare i tempi di commercializzazione dei prodotti e migliorare la competitività sul mercato.
Quante potenziali sfide ci sono nel campo della progettazione elettronica in attesa di essere risolte dalla tecnologia boundary scan?
