Language
Country/Area
No result found
看不見的英雄：邊界掃描邏輯在電路設計中的無形影響？
邊界掃描是一種針對印刷電路板或集成電路內部子模塊的互連測試方法。這項技術不僅普遍用於故障排除，還可以監控集成電路引腳狀態，測量電壓，以及分析集成電路內部的子模塊。1990年，聯合測試行動小組（JTAG）制定了邊界掃描測試的規範，並標準化為IEEE Std. 1149.1-1990，隨後在1994年增加了描述邊界掃描描述語言的補充條款。這項標準如今被全球的電子設備公司廣泛接受，並與JTAG同義。
邊界掃描架構提供了一種測試互連的方法，無需使用物理測試探頭。
更具體地說，邊界掃描能夠測試電路板上邏輯、記憶體等組件之間的連接。它通過在設備的每個引腳上增加至少一個測試單元，來實現對各引腳功能的選擇性覆蓋。這些測試單元可以通過JTAG掃描鏈編程，將信號驅動到引腳，從而驗證電路板導線是否正確連接。如果導線被短路或開路，正確的信號值將無法到達目的引腳，從而指示出故障。
內部基礎設施
為了提供邊界掃描能力，集成電路（IC）供應商會在設備中添加額外邏輯，包括每條外部連接的掃描單元。這些單元相連形成外部邊界掃描移位寄存器（BSR），並結合四個或更多的控制引腳及控制電路，形成JTAG測試介面（TAP）控制器。有些TAP控制器還支援集成電路內部邏輯設計塊之間的掃描鏈，這樣可實現對這些內部組件如同獨立芯片一樣的測試。現代芯片及電路板設計的測試設計是個重要問題，邊界掃描檢查向量是常見的設計產物之一。
在正常操作下，這些邊界掃描鎖存單元無影響電路，因此對電路而言是"看不見"的。
測試機制
由於這些單元可用於將數據推送進電路板，測試系統可以容易地訪問表現出色的矩陣。以此方式，測試系統能獲得對電路板的測試存取權。大多數現今的電路板都非常密集，組件及導線過多，物理測試性能往往難以實現，邊界掃描的技術使得測試變得可行。
JTAG測試操作
支援邊界掃描的設備透過一組輸入和輸出引腳與外界溝通，這些引腳本身提供的可見性非常有限。然而，對於支持邊界掃描的設備，每個信號引腳均含有一個移位寄存器單元。這些寄存器連接成一條專用路徑，創建虛擬存取能力，俯瞰正常輸入，直接控制設備並仔細檢查其輸出。
通常情況下，邊界掃描的內容由製造商使用BSDL（邊界掃描描述語言）文件描述。
電路板測試基礎設施
高端商業JTAG測試系統通常允許從CAD/EDA系統導入設計“網表”和BSDL模型，以自動生成測試應用程式。這些測試類型包括掃描通路的完整性檢查等。此類系統用途廣泛甚至還支援非測試但相關的應用，如各種類型的閃存編程。這些商業系統通常由專業測試人員使用，並且全套系統的價格可能高達數千美元。
調試
邊界掃描架構的另一個主要功能在於它在嵌入式系統開發階段對工程師的支持。透過將JTAG接入端口（TAP）轉變為低速邏輯分析儀，開發者能夠輕鬆調試他們的設計。
這是一項無形的英雄，它在電路設計中的影響不可小覷。
邊界掃描不僅是測試間的工具，也成為了現代電路設計的結構組件，隨著技術的演進，其背後的邏輯及其無形影響越來越重要。這不禁讓人思考，邊界掃描技術將來在電子設計的發展中將扮演什麼角色？
