Eugenio López Aldea | Researchain

Network

Latest external collaboration on country level. Dive into details by clicking on the dots.

Explore More

Hotspot

Dive into the research topics where Eugenio López Aldea is active.

Explore More

Publication

Featured researches published by Eugenio López Aldea.

Archive | 2006

Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)

Miguel Angel Rioseras Gómez; Miguel Angel Lozano Pérez; Manuel Alonso Castro Gil; Julio Pérez Martínez; Francisco García Sevilla; Eugenio López Aldea; Africa López-Rey García-Rojas; Adolfo Hilario Caballero; Fernando Yeves Gutiérrez; Juan Peire Arroba

Archive | 2006

Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)

Miguel Angel Rioseras Gómez; Miguel Angel Lozano Pérez; Manuel Alonso Castro Gil; Julio Pérez Martínez; Francisco García Sevilla; Eugenio López Aldea; Africa López-Rey García-Rojas; Adolfo Hilario Caballero; Fernando Yeves Gutiérrez; Juan Peire Arroba

Archive | 2006

Circuito biestable R-S síncrono activo por nivel. (Requiere Plataforma Electronics Workbench 5.1 ó superior)

Miguel Angel Rioseras Gómez; Miguel Angel Lozano Pérez; Manuel Alonso Castro Gil; Julio Pérez Martínez; Francisco García Sevilla; Eugenio López Aldea; Africa López-Rey García-Rojas; Adolfo Hilario Caballero; Fernando Yeves Gutiérrez; Juan Peire Arroba

Archive | 2006

Circuito biestable R-S síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)

Miguel Angel Rioseras Gómez; Miguel Angel Lozano Pérez; Manuel Alonso Castro Gil; Julio Pérez Martínez; Francisco García Sevilla; Eugenio López Aldea; Africa López-Rey García-Rojas; Adolfo Hilario Caballero; Fernando Yeves Gutiérrez; Juan Peire Arroba

Archive | 2006

Circuito biestable R-S activo al nivel alto. (Requiere Plataforma OrCAD 9.1 ó superior)

Miguel Angel Rioseras Gómez; Miguel Angel Lozano Pérez; Manuel Alonso Castro Gil; Julio Pérez Martínez; Francisco García Sevilla; Eugenio López Aldea; Africa López-Rey García-Rojas; Adolfo Hilario Caballero; Fernando Yeves Gutiérrez; Juan Peire Arroba

Archive | 2006

Biestable J-K asíncrono (tabla de verdad) (Requiere Plataforma OrCAD 9.1 ó superior)

Miguel Angel Rioseras Gómez; Miguel Angel Lozano Pérez; Manuel Alonso Castro Gil; Julio Pérez Martínez; Francisco García Sevilla; Eugenio López Aldea; Africa López-Rey García-Rojas; Adolfo Hilario Caballero; Fernando Yeves Gutiérrez; Juan Peire Arroba

Archive | 2006

Circuito biestable R-S activo al nivel alto. (Requiere Plataforma Electronics Workbench 5.1 ó superior)

Miguel Angel Rioseras Gómez; Miguel Angel Lozano Pérez; Manuel Alonso Castro Gil; Julio Pérez Martínez; Francisco García Sevilla; Eugenio López Aldea; Africa López-Rey García-Rojas; Adolfo Hilario Caballero; Fernando Yeves Gutiérrez; Juan Peire Arroba

Archive | 2006

Circuito biestable R-S activo al nivel bajo. (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)

Miguel Angel Rioseras Gómez; Miguel Angel Lozano Pérez; Manuel Alonso Castro Gil; Julio Pérez Martínez; Francisco García Sevilla; Eugenio López Aldea; Africa López-Rey García-Rojas; Adolfo Hilario Caballero; Fernando Yeves Gutiérrez; Juan Peire Arroba

Archive | 2006

Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma Electronics Workbench 5.1 ó superior)

Miguel Angel Rioseras Gómez; Miguel Angel Lozano Pérez; Manuel Alonso Castro Gil; Julio Pérez Martínez; Francisco García Sevilla; Eugenio López Aldea; Africa López-Rey García-Rojas; Adolfo Hilario Caballero; Fernando Yeves Gutiérrez; Juan Peire Arroba

Archive | 2006

Cambio de nivel activo del reloj de un biestable RS activo por nivel alto de reloj. (Requiere Plataforma Electronics Workbench 5.1 ó superior)

Miguel Angel Rioseras Gómez; Miguel Angel Lozano Pérez; Manuel Alonso Castro Gil; Julio Pérez Martínez; Francisco García Sevilla; Eugenio López Aldea; Africa López-Rey García-Rojas; Adolfo Hilario Caballero; Fernando Yeves Gutiérrez; Juan Peire Arroba

Explore More

Collaboration

Dive into the Eugenio López Aldea's collaboration.

Top Co-Authors

Juan Peire Arroba

National University of Distance Education

View shared research outputs

Top Co-Authors

Manuel Alonso Castro Gil

National University of Distance Education

View shared research outputs

Explore More

Archive Network Publication Hotspot Collaboration

Network

Latest external collaboration on country level. Dive into details by clicking on the dots.

Hotspot

Dive into the research topics where Eugenio López Aldea is active.

Publication

Featured researches published by Eugenio López Aldea.

Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)

Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)

Circuito biestable R-S síncrono activo por nivel. (Requiere Plataforma Electronics Workbench 5.1 ó superior)

Circuito biestable R-S síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)

Circuito biestable R-S activo al nivel alto. (Requiere Plataforma OrCAD 9.1 ó superior)

Biestable J-K asíncrono (tabla de verdad) (Requiere Plataforma OrCAD 9.1 ó superior)

Circuito biestable R-S activo al nivel alto. (Requiere Plataforma Electronics Workbench 5.1 ó superior)

Circuito biestable R-S activo al nivel bajo. (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)

Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma Electronics Workbench 5.1 ó superior)

Cambio de nivel activo del reloj de un biestable RS activo por nivel alto de reloj. (Requiere Plataforma Electronics Workbench 5.1 ó superior)

Collaboration

Dive into the Eugenio López Aldea's collaboration.