Thomas Flik

Input/Output Organization

The main activity when performing input/output is the transfer of a single datum between the microprocessor or the main memory, on one side, and a peripheral on the other. Data transfer, described in Section 4.3, between the microprocessor and a memory cell of the main memory is the basis for this transmission; however, data transfer with peripherals generally requires more control. The reasons are that peripherals have to be started and stopped, that synchronization and control signals for data transfer are required, and that data is not always received and sent by the peripheral in a bit-parallel way, as on the system bus, but it is often received and sent bit-serially. For this reason, other transfer paths are necessary which are partly very different from the system bus and therefore require their own control mechanisms. The interconnection of the system bus with the transfer paths occurs through interface adapters that are called interfaces or I/O controllers (Figure 5.1).

The 16-Bit Microprocessor

In Chapter 1 we described 16-bit microprocessors in a very simplified way, so as to illustrate their basic behavior. The processors that are available on the market show a more complex structure and a higher performance when compared to our model. This is also true for 8-bit microprocessors. Some of the features that allow distinction between 16-bit and 8-bit microprocessors are listed below: longer word length of 16 bits and therefore 16-bit data paths, larger number of data formats (bit, half byte, byte, word, double word, byte string and word string), general purpose register set, longer address with up to 24 bits, larger number of addressing modes, two-address instructions, more powerful instruction set (multiplication and division instructions, instructions for memory management, string and block processing instructions) universal trap and interrupt system, different modes (system mode, user mode), easy change of status, privileged instructions, support for multiprocessor configurations.

Ein-/Ausgabesteuereinheiten, Peripheriebusse und Hintergrundspeicher

In Kapitel 7 wurde davon ausgegangen, das die Ubertragung von Daten zwischen Speicher und Interface und die dazu notwendigen Organisationsaufgaben, z.B. die Adresfortschaltung und die Bytezahlung, vom Mikroprozessor durchgefuhrt werden. Das kann fur den Prozessor sehr zeitraubend sein, insbesondere bei Ein-/Ausgabe mit Busy-Waiting. Aber auch wenn die Datenubertragung durch Interrupts synchronisiert wird, beanspruchen das Statusretten, das Ausfuhren des Interruptprogramms und das abschliesende Statusladen immer noch ein Vielfaches der eigentlichen Datenubertragungszeit. Das macht sich vor allem bei hohen Ubertragungsgeschwindigkeiten nachteilig bemerkbar, z. B. bei der Ein-/Ausgabe mit einem Magnetplattenspeicher. Dieser Engpas kann durch zusatzliche Hardwareunterstutzung in Form von Ein-/Ausgabesteuereinheiten, wie DMA-Controller, Ein-/Ausgabeprozessoren oder Ein-/Ausgabecomputer, behoben werden.

Assemblerprogrammierung mit C-Entsprechungen

Die Programmierung von Mikroprozessorsystemen ist, wenn diese Systeme in einem technischen Umfeld eingesetzt werden (Steuerung technischer Systeme und Gerate, embedded control), ublicherweise eine hardware-nahe Programmierung und wird entweder ganz in Assemblersprache oder aber in einer „hoheren“ Programmiersprache, meist C, ggf. erganzt um Assemblersequenzen, durchgefuhrt. Um dabei effiziente Programme erstellen zu konnen, ist es unabdingbar, grundlegende Techniken zu kennen, mit denen immer wiederkehrende Verarbeitungsablaufe optimal beschrieben werden konnen. Solche Programmierungstechniken sind zunachst weitgehend unabhangig vom Befehlssatz des eingesetzten Prozessors. Bei ihrer Umsetzung in Befehlsfolgen ergeben sich jedoch prozessorabhangige Unterschiede bezuglich des Bedarfs an Programmspeicherplatz, an Programmausfuhrungszeit und auch hinsichtlich ihrer Unterstutzung durch den Befehlssatz und durch andere Programmierspezifika des Prozessors.

Busse und Systemstrukturen

Ein Mikroprozessorsystem umfast neben dem Mikroprozessor als dem zentralen Systembaustein eine Reihe weiterer Bausteine, insbesondere Speicher- und Interface-Bausteine sowie verschiedene Zusatzbausteine. In den Speicherbausteinen werden die Programme und Daten fur ihre Verarbeitung bereitgestellt; uber die Interface-Bausteine wird die Verbindung zur Peripherie des Mikroprozessorsystems hergestellt. Zu den Zusatzbausteinen zahlen einfache Funktionseinheiten, wie Zeitgeber (timer), aber auch komplexe Funktionseinheiten, wie Speicherverwaltungseinheiten und DMA-Controller. Verbindendes Medium aller Komponenten ist in Einbussystemen der Systembus, dessen Signale bei einfachster Ausfuhrung durch den Prozessor festgelegt sind, aber auch prozessorunabhangig definiert sein konnen. In Mehrbussystemen gibt es zusatzlich zum Systembus sog. lokale Busse fur den Zusammenschlus von z. B. prozessornahen oder peripherienahen Funktionseinheiten. Hier hat der Systembus als globaler Bus eine ubergeordnete Verbindungsfunktion, und zwar sowohl zwischen den lokalen Bussen als auch zu Funktionseinheiten, die unmittelbar an den Systembus angeschlossen sind.

Ein-/Ausgabeorganisation und Rechnernetze

Mit dem Begriff Ein-/Ausgabeorganisation fast man die Vorgange zur Ubertragung von Daten zwischen dem Hauptspeicher und der Peripherie eines Mikroprozessorsystems zusammen. Zur Peripherie zahlen die Hintergrundspeicher, z.B. Floppy-Disk- und Plattenspeicher, und die Ein-/Ausgabegerate, z.B. Bildschirmterminals und Drucker. Hinzu kommen anwendungsbezogene Ein-/Ausgabeeinheiten, z.B. zur Ubertragung von Steuer- und Statusinformation bei Systemen mit Steuerungs- und Regelungsaufgaben.

CISC-Mikroprozessoren der Firmen Motorola, Intel und National Semiconductor

Diesem Buch liegen im wesentlichen die 16/32-, 32- und 64/32-Bit-CISC-Mikroprozessoren der Firmen Motorola, Intel und National Semiconductor zugrunde, deren wichtigste Merkmale im folgenden in Kurzform beschrieben werden. Berucksichtigt werden dabei nur die „reinen“ Ein-chip-Prozessoren. Daneben gibt es jedoch noch eine Vielzahl an Ein-chip-Computern mit dem reinen Prozessor als Kern, ggf. mit abgemagerten Funktionen. Das Hauptgewicht der Beschreibungen liegt auf dem z.Z. jeweils gebrauchlichsten Prozessortyp. Bei Motorola ist das der MC68040, bei Intel der i486 und hei National Semiconductor der NS32532. Behandelt werden jeweils deren Programmiermodell, d.h. die Registerstruktur, die Datendarstellung, die Adressierungsarten, die Befehlsformate, die Befehlsgruppen, die Betriebsarten und die Ausnahmeverarbeitung. Hinzu kommen besondere Ausstattungsmerkmale wie Cache, Gleitkomma-Arithmetikeinheit, Speicherverwaltungseinheit, Busprotokoll und ggf. Coprozessoranschlus.

RISC-Mikroprozessoren der Firmen Ross Technology, Motorola und Integrated Device Technology

Den RISC-Beschreibungen in diesem Buch liegen zwei an den Universitaten von Berkeley und Stanford entwickelte RISC-Konzepte zugrunde, an denen sich heutige RISC-Prozessorhersteller orientieren. Aus dem Berkeley-Konzept und dessen ersten Realisierungen RISC I und RISC II wurde von der Firma Sun Microsystems die sog. SPARC-Architektur entwickelt (Scalable Processor ARChitecture). Da es sich um eine sog. offene Rechnerarchitektur handelt, werden Implementierungen von mehreren Herstellern angeboten. Diese sind bezuglich der Software binarkompatibel, unterscheiden sich jedoch in der Technologie und in strukturellen Details. Hier ist diese Architektur durch die Bausteinfamilie RT600 mit dem 64/32-Bit-Prozessor hyperSPARC der Firma Ross Technology vertreten.

Prozessorentwurf und Mikroprogrammierung

Von der Industrie hergestellte Prozessoren weisen i. allg. mehrere Befehlsformate von oft unterschiedlicher Lange auf. Das fuhrt dazu, das ein einzelner Befehl nicht immer genau mit einem Speicherwort ubereinstimmt, sondern das ein Befehl entweder in mehreren Speicherwortern untergebracht ist oder umgekehrt mehrere Befehle in einem Speicherwort Platz finden. Sollen diese Unterschiede betont werden, so gibt man die Anzahl der Speicherworter pro Befehl als Vorsilbe an, z.B. 1/2-Wort-, 1-Wort-, 2-Wort-Befehl usw.

Parallelgraphen zur Darstellung paralleler Prozesse / Parallel Graphs for the Representation of Parallel Processes

Parallelgraphen sind ein neues Darstellungsmittel für parallele Prozesse, insbesondere für Gruppen gleichartiger Prozesse. Sie wurden entwickelt, um die Abläufe und Synchronisation einer großen Anzahl von Prozessen in einer anschaulichen und kompakten Weise darstellen zu können. Parallelgraphen unterstützen auch die manuelle oder maschinelle Simulation, die formale Behandlung und den Top-down-Entwurf. In diesem Beitrag werden Parallelgraphen am Beispiel eines technisch wichtigen Problems eingeführt, nämlich der Arbitration von asynchronen Buszugriffen durch mehrere Busmaster in einem Rechensystem. Dabei wird eine hardwareorientierte Interpretation der Parallelgraphen durch ein asynchronen Prozeßmodell zugrundegelegt. Parallel Graphs are a new representation technique for parallel processes, especially for groups of similar processes. They were invented for the reason of representing the control flow and synchronization of a large number of parallel processes in an easy to understand and compact way. Parallel Graphs also support state sequence simulation, formal treatment and top-down-design. In this paper Parallel Graphs are introduced by a technical important problem, the arbitration of asynchronous bus accesses by different bus masters in a computing system. For the representation of this problem Parallel Graphs are interpreted in a hardware oriented process model.