Ulrich Kiffmeier

HeroeS: Virtual platform driven integration of heterogeneous software components for multi-core real-time architectures

This article presents the HeroeS virtual platform driven methodology for embedded multi-core and real-time SW design. The methodologys focus is on early integration, testing and performance estimation of heterogeneous SW stacks, i.e., SW components and layers at mixed abstraction levels and/or targeting different instruction sets. We take into account current system-level methodologies such as Transaction Level Modeling (TLM) and Real-Time Operating System (RTOS) modeling. For this, a SystemC virtual platform framework is presented combining state of the art simulation techniques according to the proposed methodology. This includes host-compiled target SW abstraction, abstract RTOS and Hardware Abstraction Layer (HAL) models in SystemC, extended QEMU user and system mode emulation and TLM 2.0 bus models. Efficient but yet accurate performance estimates can be provided through static and dynamic annotation. We apply binary mutation testing, i.e, a test assessment and improvement approach for instruction level SW testing. Our approach was investigated by prototypical integration into a commercial AUTOSAR environment. Experimental results were obtained by an automotive case study: a fault-tolerant fuel injection control system, which is part of an in-car network.

Behavior Modeling Tools in an Architecture-Driven Development Process - From Function Models to AUTOSAR

This paper will first introduce and classify the basic principles of architecture-driven software development and will briefly sketch the presumed development process. This background information is then used to explain extensions which enable current behavior modeling and code generation tools to operate as software component generators. The generation of AUTOSAR software components using dSPACEs production code generator TargetLink is described as an example.

System verification throughout the development cycle

More and more complex software systems in modern vehicles require development processes being based on explicit software and system architecture models. If used in early phases of the process, errors and hazards can be identified when modelling new aspects of the overall system. This article will use the dSpace’s tool chain, including the company’s latest product SystemDesk, to outline possible implementations of these ideas.

Automatic Code Generation for Multirate Simulink Models with Support for the OSEK Real-Time Operating System

This paper presents a block-diagram based approach for automatic code generation for embedded applications. The basis is a multirate Simulink/Stateflow model that is extended with implementation-specific information provided by special blocks. The OSEK standard is chosen as the target real-time operating system. The individual tasks and the inter-task communication have to be implemented efficiently by the code generator, the main mechanisms are discussed. The presented approach will be implemented in release 2.0 of the production code generator TargetLink.

Eine neue Generation hochleistungsfähiger Echtzeitsimulatoren auf der Basis des Alpha AXP Prozessors

Der Beitrag stellt eine neue Hardware-Architektur vor, die auf der Basis des Alpha 21164 RISC Prozessors speziell fur den Einsatz in Hardware-in-the-Loop (HIL) Simulationen entwickelt und optimiert wurde. Neben der reinen Rechenleistung spielt bei HIL Simulationen die Anbindung von I/O Peripherie eine wesentliche Rolle. Zur Entlastung der Alpha CPU von den zum Teil umfangreichen und damit zeitaufwendigen I/O Aufgaben wird ein digitaler Signalprozessor (TMS320C40) als I/O Koprozessor eingesetzt. Erste Benchmark-Ergebnisse fur typische HIL Simulationsmodelle belegen die Leistungsfahigkeit des Alpha Systems in diesem Anwendungsbereich. Die Abhangigkeit der erzielbaren Simulationsschrittweite von den numerischen und programmtechnischen Eigenschaften eines Modells wird diskutiert. Das Alpha System ist in eine Entwicklungsumgebung eingebettet, die alle Schritte von der Analyse uber Entwurf bis hin zum Echtzeittest integriert. Ausgehend von SIMULINK Blockdiagrammen, die auch die Netzwerkebene eines Multiprozessorsystems beschreiben konnen, werden Echtzeitprogramme automatisch generiert. Die Codegenerierung beinhaltet die Erzeugung der Funktionsaufrufe fur die grafisch spezifizierten I/O Schnittstellen und fur die echtzeitfahige Datenkommunikation zwischen den beteiligten Prozessoren.

Durchgehende Systemverifikation im Entwicklungsprozess

Immer komplexere Softwaresysteme in modernen Fahrzeugen erfordern Entwicklungsprozesse, die auf expliziten Software- und Systemarchitekturmodellen basieren. Werden solche Modelle schon in fruhen Phasen des Prozesses eingesetzt, konnen Fehler und Gefahrenquellen bereits bei der Modellierung neuer Aspekte des Gesamtsystems erkannt werden. In diesem Beitrag wird anhand der Werkzeugkette von dSpace einschlieslich des neuesten Produkts SystemDesk erlautert, wie sich diese Methoden umsetzen lassen.

Automatische Generierung von Produktionscode für Seriensteuergeräte/ Automatic Production Code Generation for Electronic Control Units

Die automatische Generierung von Seriencode ist eine Schlüsseltechnologie bei der Entwicklung von Automobilsteuergeräten. Sie ermöglicht die Verkürzung von Entwicklungszeiten und die Beherrschung der wachsenden Softwarekomplexität. Ausgehend von einer Analyse der Anforderungen an einen durchgängigen Entwicklungsprozeß wird in diesem Beitrag ein neuartiger Seriencode-Generator beschrieben, mit dem auf der Basis von Simulink-Modellen hocheffizienter C Code für Microcontroller in Automobilsteuergeräten erzeugt werden kann.

Block diagram based real-time simulation on a network of Alpha processors and C40 DSPs

This contribution describes the inner mechanisms of the so called Real-Time Interface to Simulink for Multiprocessor systems (RTIMP). RTI-MP is applied in the area of Rapid Controller Prototyping and Hardware-in-the-Loop simulations, where high-end computing power is required that can not be realized on a single CPU. Typical users are control engineers who are not too familiar with the details of multiprocessor hardware, distributed real-time kernels, and parallel programming. Therefore RTI-MP is based on an intuitive graphical representation of the multiprocessor system in form of a Simulink block diagram, which is well known to control engineers. The simulation model is implemented fully automatical on a network of DEC Alpha processors and Texas Instruments C40 DSPs.