宏之 冨山

Modeling Fixed-Priority Preemptive Multi-Task Systems in SpecC

A Framework for Bitwidth Optimization in System-on-Chip Design

Binary Synthesis Implementing External Interrupt Handler as Independent Module

AS-1-3 QEMUとSystemCを用いたフレキシブルNoCシミュレーション・フレームワーク(AS-1.VLSIのシステムレベル設計/高位合成技術,シンポジウムセッション)

AS-1-2 FPGA高位合成における関数インライン展開の評価(AS-1.VLSIのシステムレベル設計/高位合成技術,シンポジウムセッション)

SEEDS : 組込みシステム向けシステムレベル設計環境(ソフトウェア工学, 学生論文)

Binary Synthesis of Hardware Accelerator Tightly Coupled with CPU

動的タスク切り替えを考慮した組込みメニーコアSoC向けタスクマッピング手法の拡張(組込みハードウェア,組込み技術とネットワークに関するワークショップETNET2014)

組込みメニーコア向けOpenCLプログラムの機能検証環境(組込みハードウェア,組込み技術とネットワークに関するワークショップETNET2014)

CPU密結合型アクセラレータの機械語プログラムからの自動合成(システム設計環境,FPGA応用及び一般)