Ulrich Hilleringmann

Matching analysis of deposition defined 50-nm MOSFET's

NMOS- and PMOS-transistors with geometries down to 50 nm are fabricated by conventional optical lithography using a deposition- and etchback technique for masking the polysilicon layer. The significant process steps, especially the specific gate definition process and the doping of the source/drain-extensions, are explained. These transistors are then characterized and proceedings to increase their performance are suggested. The local and global matching of sub-100-nm transistors is analyzed by a large number of measurements and compared to typical literature values and simulations. The law of area (/spl sigma/V/sub T//spl prop/1//spl radic/(W/spl middot/L)) is confirmed for device dimensions from W/L=10 /spl mu/m/1 /spl mu/m down to W/L=1 /spl mu/m/50 nm. Based on this law of area, considerations to reduce the threshold voltage scattering for sub-100-nm transistors will be suggested.

CMOS-compatible organic light-emitting diodes

We report a new method for the integration of light-emitting devices on a silicon substrate. As an active layer, we use unsubstituted PPV or PPV-based organic macromolecules with a p/sup +/-silicon anode and a cathode made from aluminum or titanium. The polymer is deposited by spin-coating the precursor, followed by a thermal conversion step to form the macromolecules. All process steps, including the possibility of dry etching of the active layer and the upper electrode, are typical for MOS technology. Spectrum analysis, current-voltage, and intensity measurements have been carried out for device characterization. These organic light-emitting diodes allow the monolithic integration of microelectronic circuits and light-emitting devices on one silicon chip applying only typical MOS process steps.

Characterisation of sub-100 nm-MOS-transistors processed by optical lithography and a sidewall-etchback technique

This paper describes the fabrication of NMOS-transistors with a geometric gate length of down to 50 nm using conventional optical lithography and a modified sidewall-etchback process. Based on measurements the transistors are characterised and their device parameters are compared to simulations. Finally the procedures for further optimisation of the process will be explained.

Application and Implementation of Neural Networks in Microelectronics

The paper gives an overview on some of the most important artificial neural networks and their implementation as integrated circuits. The performances of these networks are dicussed with regard to the potential of current and future technologies. The overview closes with some possible applications of neural networks in microelectronics.

CMOS Compatible Micromachining by Dry Silicon-Etching Techniques

Dry etching techniques are used for monolithic integration of a mirco system consisting of a pressure sensor, integrated optics and VLSI CMOS circuits. The sensor is etched from the front side of the wafer and with the support of TEOS-spikes the membrane is deposited by PECVD technique.

Floating Gate Structures as Nonvolatile Analog Memory Cells in 1.0μm-LOCOS-CMOS Technology with PZT Dielectrica

In this paper a new floating gate structure of a nonvolatile analog memory cell in 1.0 μm-LOCOS-CMOS-technology is proposed. The new floating gate transistor with Pb(Zr; Ti) O3 as dielectrica between the control and floating gate needs no additional coupling area. After the description of the device fabrication basic characteristics of the ferroelectric material PZT and the new transistor cell are presented. In comparison to measurements on standard floating gate structures it is pointed out that the use of PZT increases or preserves the programming efficiency in spite of a considerable reduction in cell area. In the face of high leakage currents through PZT the memory cells without an additional coupling area can be programmed. For a sufficient support of the tunnel mechanism and for an utilization of the high dielectric constant of Pb(Zr; Ti) O3 a dielectric combination of SiO2 and PZT in analog memory cells seems to be efficient to avoid the occured leakage current.

Oxidation des dotierten Siliziums

Bei der Integration von Halbleiterschaltungen werden Oxidschichten sowohl im Herstellungsprozes als auch zur Funktion der Schaltung benotigt. Der jeweiligen Anforderung entsprechend sind unterschiedliche Verfahren zum Aufbringen des Oxides auf die Siliziumscheibe notwendig.

Schnittstellen zwischen den einzelnen Technologien

Zur gemeinsamen Integration mikromechanischer Komponenten und optischer Lichtwellenleiter mit VLSI-CMOS-Schaltungen auf einem Siliziumchip sind die Anforderungen der bisher getrennten Technologien — z. B. an die verwendete Substratorientierung und an die Oberflachenbeschaffenheit des Tragermaterials — im Herstellungsprozes zu berucksichtigen, um ein funktionsfahiges, die Vorteile der jeweiligen Einzelkomponenten vollstandig ausnutzendes Gesamtsystem zu erhalten.

Voraussetzungen für eine monolithische Systemintegration

Zur Systemintegration auf einem Siliziumchip ist es notwendig, die vorgestellten Einzelprozesse der Mikroelektronik, der Integrierten Optik und der Mikromechanik in Planartechnik einander anzupassen. Dabei sind insbesondere die extreme Komplexitat der CMOS-Technologie in Verbindung mit der erforderlichen Prazision in der Justierung, Strukturierung und Dotierung zu berucksichtigen.

Ergebnisse der Einzeltechnologien

Eine Beurteilung der verschiedenen Integrationstechniken erfolgt an zunachst einzeln, in ihrer speziellen Technologie gefertigten mikroelektronischen, optischen und mikromechanischen Teilkomponenten, bevor sie im monolithischen Gesamtprozes zu einem System zusammengefugt werden. Bei den Einzelprozessen treten die Wechselwirkungen der verschiedenen Integrationstechniken untereinander nicht auf, so das die Eigenschaften der jeweiligen individuellen Fertigungstechnik herausgefiltert werden. Erst ein Vergleich der Bauelemente aus der speziellen Fertigungstechnik mit denen der monolithischen Systemintegration ermoglicht eine Beurteilung der Wechselwirkungen zwischen den einzelnen erganzenden Prozesschritten und erlaubt damit einen Ruckschlus auf die erreichte Qualitat des Gesamtsystems.