Hans-Georg Froehlich

Method for reducing an overlay error and measurement mark for carrying out the same

Method for correcting structure-size-dependent positioning errors in photolithography

Method for detecting positioning errors of circuit patterns during the transfer by means of a mask into layers of a substrate of a semiconductor wafer

Aligning semiconductor wafer using adjustment marks, adds two spaced structural components joined by trench, with sidewalls still detectable after subsequent processing

Detecting wafer scanner translation fault in photo-lithographic structuring of semiconductor wafer, especially with RAM component, by forming overlay targets in illumination fields and detemining displacement

Overlay measurement structure method e.g. for determining relative off set of two structure switch patters on semiconductor wafer via raster electron microscope

Verfahren zur Reduzierung eines Überdeckungsfehlers sowie Meßmarke zur Durchführung des Verfahrens

Verfahren zur Korrektur von strukturgrößenabhängigen Platzierungsfehlern bei der photolithographischen Projektion mittels eines Belichtungsapparats und dessen Verwendung A process for correction of feature size dependent placement errors in the projection by means of a photolithographic exposure apparatus and the use thereof

Verfahren zur Korrektur von strukturgrößenabhängigen Platzierungsfehlern bei der photolithographischen Projektion mittels eines Belichtungsapparats und dessen Verwendung

Verfahren zur Reduzierung eines Überdeckungsfehlers A method for reducing an overlay error